Cadence PCB設計初級
-
課程目標
Cadence培訓初級班主要為您介紹從原理圖輸入到印刷電路板光繪制造文件輸出的全線PCB設計流程,通過講課及上機練習相結合的方式完成Cadence的原理圖工具Concept- HDL、PCB工具Allegro以及相應的建庫工具的使用方法的系統培訓。通過培訓學員可掌握先進的Cadence PCB設計流程,完成PCB設計。
-
師資團隊
-
華清創客企業內訓講師,均是來自各個領域的資深專家,均擁有6年以上大型項目經驗。
-
培養對象
①欲從事硬件相關工作的人員
②對電子電路有一定了解;
③熱衷于電子線路板設計;
④在PCB設計工作崗位人員為加深了解,尋求問題解決者; -
培訓方式
第一種:華清創客講師面授
課時:共3天,每天6學時,總計18學時
◆費用:2400元
◆培訓證書:培訓合格學員可獲工業和信息化部《國家信息技術應用技能Cadence設計工程師認證證書》(認證費500元)
◆外地學員:代理安排食宿(需提前預定)
第二種:線上直播授課
直播課時:共6天,每天3學時,總計18學時;
輔導:授課期間,輔導老師每天有1小時的輔導直播
◆費用:2400元
◆培訓證書:培訓合格學員可獲工業和信息化部《國家信息技術應用技能Cadence設計工程師認證證書》(認證費500元)
第三種:企業訂制培訓
課時:根據訂制的大綱確定課時
費用:根據課程難度,每課時1500~3000元
◆培訓證書:培訓合格學員可獲工業和信息化部《國家信息技術應用技能Cadence設計工程師認證證書》(認證費500元)
-
-
質量保證
1、培訓過程中,如有部分內容理解不透或消化不好,可免費在下期培訓班中重聽;
2、培訓結束后免費提供一個月的技術支持,充分保證培訓后出效果;
3、培訓合格學員可享受免費推薦就業機會。
-
課程大綱
第一章
第一節 1 cadence概述
1.1 集成電路發展趨勢
1.2 常用EDA工具介紹
1.3 Cadende介紹以及模塊構成
1.4 Cadence16.3的增加功能
1.5 pcb設計流程
第二節 2.原理圖設計(Design Entry CIS(OrCAD))
2.1 Cadence原理圖設計工具的介紹
2.2 Design Entry CIS(OrCAD)的常用工具欄介紹
2.3 Design Entry CIS(OrCAD)項目設計流程
2.4 Design Entry CIS(OrCAD)項目建立
2.5 Design Entry CIS(OrCAD)的工作環境的建立
2.6 Design Entry CIS(OrCAD)的元件原理圖封裝庫的建立
2.7 Design Entry CIS(OrCAD)原理圖以及原理圖頁面的編輯
2.8 Design Entry CIS(OrCAD)原理圖元器件的編輯
2.9 Design Entry CIS(OrCAD)原理圖走線(網絡標號,OFFPAGE,PORT)
2.10 Design Entry CIS(OrCAD)原理圖添加文字和圖像
2.11 Design Entry CIS(OrCAD)平坦式和層次式設計方法以及模塊的操作
2.12 Design Entry CIS(OrCAD)的常用技巧
2.13 Design Entry CIS(OrCAD) 原理圖到PCB圖的處理
2.14 Design Entry CIS(OrCAD) 設計規則的檢查
2.15 Design Entry CIS(OrCAD)的生成BOM單和網絡報表
第二章
第三節 3.PCB Editor
3.1 PCB文件設計流程
3.2 PCB Editor設計平臺的介紹
3.3 PCB Editor界面
3.4 PCB Editor工作環境的建立
3.5 PCB Editor全局設置
3.6 PCB Editor基本操作
3.7 PCB Editor操作的熟悉
第四節 4.元件PCB封裝制作
4.1 PCB封裝設計的理論知識
4.2 PCB封裝設計的設計過程
4.3 PCB封裝設計的設計過程的工具介紹(PAD Designer與Package designer)
4.4 PCB封裝設計中的封裝的設計
4.5 PCB封裝設計中的不規則封裝的設計(Shape Symbol的設計)
4.6 PCB封裝設計中的焊盤的介紹(過孔的模型建立以及設計)
4.7 PCB封裝設計中的規則焊盤封裝的設計(Flash Symbol的設計)
4.8 PCB封裝設計中的不規則焊盤封裝的設計
4.9 盲孔埋孔的設計
4.10 PCB封裝設計總結
第五節 5.PCB版圖設計
5.1 PCB Editor與其它模塊的關系(交互)
5.2 PCB Editor設計流程
5.3 建立板框機械符號
5.4 創建電路板
5.5 導入網表
5.6 規劃電路板,放置器件
5.7 布局
5.7.1 手工擺放元器件
5.7.2 按照“Room”布局
5.7.3 按照原理圖布局
5.7.4 交互擺放原理圖和pcb圖
5.8 交換功能
第六節 6.約束管理器
6.1 約束管理器的介紹
6.2 約束管理器的優先級
6.3 設置間距規則
6.4 設置物理規則
6.5 設置元件屬性
6.5.1 添加元件屬性
6.5.2 添加網絡屬性
6.5.3 添加“Fix”和“Room”屬性
6.5.4 屬性和元素的顯示
6.5.5 刪除屬性和元素
6.6 設置布線約束
6.6.1 創建Bus和差分對以及群組
6.6.2 設置線路以及阻抗
6.6.3 設置最大/最小傳輸延時,相對傳輸延時
6.7 約束管理器的其它設置
6.7.1 信號完整性設置
6.7.2 時序約束設置
6.7.3 在線檢查模式
第三章
第七節 7.布線
7.1 布線的基本原則
7.2 布線的基本設置
7.2.1 設置格點
7.2.2 過孔的編輯
7.2.3 導線的編輯
7.2.4 布線方法
7.2.5 布線調整
7.3 自動布線
7.3.1 使用Auto Router自動布線
7.3.2 使用CCT自動布線
第八節 8.鋪銅
8.1 基本概念
8.2 平面層鋪銅
8.2.1 為電源層鋪銅
8.2.2 為Gnd層鋪銅
8.3 分割平面層鋪銅
8.3.1 使用Anti Etch分割平面層鋪銅
8.3.2 添加多邊形方法分割平面層鋪銅
第九節 9.PCB后續處理
9.1 可裝配性檢查
9.2 添加測試點
9.3 添加和刪除淚滴
9.4 表面層鋪銅
9.5 DRC檢查
9.6 重排元件編號
9.7 文字的調整
9.8 絲印層調整
第十節 10.設計輸出
10.1 輸出光繪文件
10.1.1 設置Aperture參數
10.1.2 設置光繪參數
10.1.3 輸出artwork文件
10.2 輸出鉆孔數據
10.2.1 顏色與可視性檢查
10.2.2 鉆孔文件參數設置與鉆孔圖的生成
10.3 生成Gerbel文件
10.4 PCB打印輸出
10.5 輸出元件清單
第十一節 11.Cadence16.3的高級功能
11.1 env文件的格式和修改
- 贊